Wer über europäische KI-Chips spricht, denkt meist an Rechenkerne. Der knappste Baustein moderner KI-Beschleuniger ist derzeit aber der Speicher. Neue Signale aus China und Dresden zeigen, warum eine europäische AI-Compute-Option Speicher, Packaging und Software von Anfang an mitdenken muss.
Am 20. September 2026 hat der chinesische Speicherhersteller ChangXin Memory Technologies (CXMT) auf der World Manufacturing Convention in Hefei nach eigenen Angaben die Serienfertigung seiner fünften DRAM-Technologiegeneration bekanntgegeben. Die ersten Produkte sind 24-Gigabit-LPDDR5X-Bausteine für Smartphones und mobile Geräte. Nach Unternehmensangaben passen auf einen Wafer deutlich mehr Speicherchips als bei der Vorgängergeneration. Unabhängig überprüft sind diese Angaben bislang nicht, und Hochleistungsspeicher für KI-Beschleuniger ist nicht Teil der Ankündigung. Das Signal ist dennoch klar: China baut trotz Exportbeschränkungen eine eigene Speicherfertigung auf, Generation für Generation.
Warum das für die KI-Infrastruktur zählt, zeigt ein zweiter Befund. Laut einem Bericht der Nachrichtenagentur Reuters vom 10. September haben chinesische KI-Chiphersteller, darunter Huawei, Cambricon, MetaX und Iluvatar CoreX, ihre Preise binnen zwei Monaten um 20 bis 50 Prozent erhöht. Als Ursache nennt der Bericht die Knappheit an High-Bandwidth-Memory (HBM). Dieser gestapelte Hochleistungsspeicher sitzt direkt neben dem Rechenchip und bestimmt maßgeblich, wie schnell ein KI-Beschleuniger arbeiten kann. Weltweit liefern ihn nur drei Unternehmen: SK Hynix, Samsung und Micron. Der Engpass im chinesischen Beschleuniger-Ökosystem liegt damit derzeit weniger beim Chipdesign als beim Speicher.
Und Europa? Europa beginnt nicht bei null. In Dresden hat die European Semiconductor Manufacturing Company (ESMC), ein Gemeinschaftsunternehmen von TSMC, Bosch, Infineon und NXP, Mitte September Richtfest gefeiert. Laut Medienberichten umfasst das Vorhaben rund zehn Milliarden Euro, davon etwa fünf Milliarden Euro Förderung des Bundes. Ab 2027 sollen dort Chips in 28/22- und 16/12-Nanometer-Technologie entstehen, vor allem für die Automobilindustrie und industrielle Anwendungen. Hinzu kommen Stärken, die weltweit einzigartig sind: Die EUV-Optik von ZEISS SMT und die Laser von TRUMPF aus Baden-Württemberg stecken in jeder Anlage, mit der die modernsten Chips der Welt gefertigt werden. Dazu kommen Leistungselektronik, Forschung und Advanced Packaging.
Gleichzeitig zeigt der Blick nach Dresden eine Lücke. Dort wurden bis 2009 Speicherchips in großem Maßstab gefertigt, bis der Hersteller Qimonda Insolvenz anmelden musste. Eine eigene Großserienfertigung für Arbeitsspeicher hat Europa seitdem nicht mehr, eine Fertigung für HBM hat es nie gegeben. Die neue Fabrik in Dresden ändert daran nichts, und sie ist dafür auch nicht gedacht.
Daraus folgt keine Forderung, morgen eine europäische Speicherfabrik zu bauen. Es folgt aber eine Präzisierung der Frage, wie Europa eine zweite strategische AI-Compute-Option aufbauen kann, ohne bestehende Partnerschaften infrage zu stellen. Ein Hochleistungs-KI-Beschleuniger ist kein einzelner Chip, sondern ein System aus Chipdesign, Speicher, Packaging, Interconnect, Compiler und Software. Wer nur über Rechenkerne spricht, plant an einem Engpass vorbei. Für den Speicher gibt es drei Wege: gesicherte Lieferbeziehungen mit den bestehenden Anbietern, gemeinsame Entwicklung mit europäischen Partnern, etwa im Advanced Packaging, oder langfristig eigene Fertigungskompetenz. Jeder Weg braucht eine bewusste Entscheidung und Ankernachfrage.
Die Instrumente sind vorhanden. Mit dem IPCEI Advanced Semiconductor Technologies und dem in Vorbereitung befindlichen EU Chips Act 2.0 gibt es Rahmen, in denen diese Frage gestellt werden kann. Deutschland Compute 2035 wirbt dafür, sie ausdrücklich zu stellen: Welche Rolle spielt Speicher in einer europäischen KI-Chip-Strategie, und wer übernimmt die Orchestrierung zwischen Halbleiterindustrie, Forschung, Rechenzentrumsbetreibern und industriellen Nutzern?
Deutschland besitzt starke Bausteine. Jetzt müssen sie zu einem eigenen strategischen AI-Compute-System verbunden werden, mit dem Speicher als Teil des Plans und nicht als nachträglicher Engpass.
JETZT HANDELN.
QUELLEN:
– TechNode: „CXMT announces mass production of fifth-generation DRAM platform“, 21.09.2026 (Unternehmensangaben): https://technode.com/2026/09/21/cxmt-announces-mass-production-of-fifth-generation-dram-platform/
– The Register: „Chinese memory-maker CXMT claims DRAM production breakthrough“, 21.09.2026: https://www.theregister.com/systems/2026/09/21/chinese-memory-maker-cxmt-claims-dram-production-breakthrough/5297633
– Quartz: „China AI chip prices surge amid HBM shortage“, 17.09.2026 (nach Reuters, 10.09.2026): https://qz.com/china-ai-chip-prices-huawei-cambricon-hbm-shortage-091726
– ESMC – European Semiconductor Manufacturing Company (Primärquelle, Unternehmensseite): https://www.esmc.eu/de/index.html
– Hardwareluxx: „Produktionsstart 2027: Chip-Fabrik von ESMC feiert Richtfest“, 15.09.2026: https://www.hardwareluxx.de/index.php/news/allgemein/wirtschaft/70340-produktionsstart-2027-chip-fabrik-von-esmc-feiert-richtfest.html
– dpa-AFX über finanznachrichten.de: „ESMC feiert Richtfest für neue Dresdner Mikrochip-Fabrik“, 09/2026: https://www.finanznachrichten.de/nachrichten-2026-09/69565186-esmc-feiert-richtfest-fuer-neue-dresdner-mikrochip-fabrik-016.htm
– IEEE Spectrum: „Germany’s DRAM Bailout Hits a Snag as Qimonda Goes Bankrupt“, 2009: https://spectrum.ieee.org/update-germanys-dram-bailout-hits-a-snag-as-qimonda-goes-bankrupt